fpga工程師
面議
應(yīng)屆畢業(yè)生
學(xué)歷不限
應(yīng)屆畢業(yè)生
學(xué)歷不限
- 全勤獎(jiǎng)
- 節(jié)日福利
- 不加班
- 周末雙休
最近更新
1198人關(guān)注
職位描述
該職位還未進(jìn)行加V認(rèn)證，請(qǐng)仔細(xì)了解后再進(jìn)行投遞！
崗位內(nèi)容：
1. 設(shè)計(jì)數(shù)字信號(hào)處理電路和FPGA原型。
2. 編寫(xiě)Verilog HDL代碼，進(jìn)行模擬仿真、綜合和布局布線。
3. 完成FPGA驗(yàn)證測(cè)試，并發(fā)現(xiàn)并解決設(shè)計(jì)問(wèn)題。
4. 實(shí)現(xiàn)FPGA設(shè)計(jì)規(guī)格書(shū)，包括架構(gòu)、設(shè)計(jì)、實(shí)現(xiàn)和驗(yàn)證。
任職要求：
1. 了解數(shù)字電路設(shè)計(jì)和FPGA設(shè)計(jì)流程。
2. 有HDL編程經(jīng)驗(yàn)，使用Verilog HDL語(yǔ)言。
3. 對(duì)數(shù)字信號(hào)處理和FPGA設(shè)計(jì)算法有了解。
4. 接觸過(guò)EDA工具鏈，如Vivado、Quartus等。
5. 有良好的溝通、團(tuán)隊(duì)協(xié)作能力和問(wèn)題解決技巧。
6. 本科及以上學(xué)歷，專(zhuān)業(yè)是電子、通信、電氣自動(dòng)化、物聯(lián)網(wǎng)或相關(guān)領(lǐng)域優(yōu)先。
1. 設(shè)計(jì)數(shù)字信號(hào)處理電路和FPGA原型。
2. 編寫(xiě)Verilog HDL代碼，進(jìn)行模擬仿真、綜合和布局布線。
3. 完成FPGA驗(yàn)證測(cè)試，并發(fā)現(xiàn)并解決設(shè)計(jì)問(wèn)題。
4. 實(shí)現(xiàn)FPGA設(shè)計(jì)規(guī)格書(shū)，包括架構(gòu)、設(shè)計(jì)、實(shí)現(xiàn)和驗(yàn)證。
任職要求：
1. 了解數(shù)字電路設(shè)計(jì)和FPGA設(shè)計(jì)流程。
2. 有HDL編程經(jīng)驗(yàn)，使用Verilog HDL語(yǔ)言。
3. 對(duì)數(shù)字信號(hào)處理和FPGA設(shè)計(jì)算法有了解。
4. 接觸過(guò)EDA工具鏈，如Vivado、Quartus等。
5. 有良好的溝通、團(tuán)隊(duì)協(xié)作能力和問(wèn)題解決技巧。
6. 本科及以上學(xué)歷，專(zhuān)業(yè)是電子、通信、電氣自動(dòng)化、物聯(lián)網(wǎng)或相關(guān)領(lǐng)域優(yōu)先。
注：聯(lián)系我時(shí)，請(qǐng)說(shuō)是在蘿崗人才網(wǎng)上看到的。
工作地點(diǎn)
地址：鄭州中原區(qū)萬(wàn)達(dá)廣場(chǎng)(鄭州中原店)中原萬(wàn)達(dá)
求職提示：用人單位發(fā)布虛假招聘信息，或以任何名義向求職者收取財(cái)物（如體檢費(fèi)、置裝費(fèi)、押金、服裝費(fèi)、培訓(xùn)費(fèi)、身份證、畢業(yè)證等），均涉嫌違法，請(qǐng)求職者務(wù)必提高警惕。
職位發(fā)布者
黃老師HR
河北藍(lán)潮信息技術(shù)有限公司
-
IT服務(wù)·系統(tǒng)集成
-
51-99人
-
私營(yíng)·民營(yíng)企業(yè)
-
中山東路466號(hào)新世紀(jì)鉆石廣場(chǎng)B座618-16
